|
|
Post by SweetBoss on Jun 8, 2014 20:35:46 GMT 1
Mit Google übersetzt: Artikel von gestern
DAS ENDE ist in Sicht für die Skalierung der Silizium-CMOS. Aus
den 1990er Jahren bis in die ersten Jahre dieses Jahrtausenden, einfach
Schrumpfen der Abmessungen der Silizium-Transistoren - die einzige
lebensfähigen digitalen Technologie der Zeit - Schmiede Verbesserungen
in der Leistung, die groß genug ist, um mit Schritt halten waren
Moores Gesetz. Aber seit 2005, das Gesetz des abnehmenden Ertrags
wurde mehr relevant: Obwohl jede weitere Schrumpf hat
erhöhte Leistung war dies minimal, während Leistungs
waren die Steigerungen erheblich. Schuld sind die parasitäre
Widerstände, Kapazitäten und Induktivitäten, die gescheitert
skalieren mit Reduzierung im Geräteabmessungen. Folglich wird die
Leistung pro Chip wird ständig dabei, gegen die akzeptabel
begrenzen, während die Taktrate in digitalen Systemen ist ins Stocken geraten.
Um diese Einschränkungen zu befreien, die Unternehmen, die machen
Prozessoren und System-on-a-Chip haben verschiedene verfolgt
Wegen der überlegenen Leistung. Sie haben mehr zu
kreativ in Verwaltungs-Schaltung Leistung, während das Hinzufügen
Kerne, innovativ mit On-Chip-Interconnect-Ansätze
und beschäftigt besseren Cache-Management. Zusätzlich
sie haben ihre Produkte auf neue Weise vermarktet, Schalt
von traditionellen Performance-Metriken, wie die rohen Kern
Frequenzen des Prozessors, um alternative Benchmarks
präsentieren ihre Bemühungen in ein besseres Licht.
Auf dieses hat es Innovation durch die Chiphersteller.
Obwohl sie nicht mit Moores Gesetz, das Schritt halten
Ökonomie der Bewegung zu jedem neuen, kleineren Knoten kann
gerechtfertigt ist, und der Stromverbrauch wurde in Schach gehalten worden
Trimmen der Betriebsspannung des Transistors.
Ein Beispiel für die bahnbrechenden Bemühungen von dieser Branche gemacht hat
war die Entwicklung einer neuen Art von Transistor mit einer Flosse
aus der Vorrichtung herausragt. Dieser Umzug in eine dreidimensionale
Struktur, die die kommerzielle Debüt unter der 28 nm
Knoten, erhöht die Gerätedichte und geschnitten Leckage. Jedoch
Diese Vorteile kommen zu Lasten einer geringeren Ausbeute, und der
Wirtschaft ist eine Herausforderung für Fabless-Unternehmen.
Neben diesen wirtschaftlichen Fragen, die aus Stammzellen
explodierenden Tapeout und Waferkosten, sind Leistungssteigerungen
abnehm mit jedem neuen Knoten unter 28 nm vorgestellt.
Die Performance-Daten zeigen, dass die Kernspannung gesättigt
bei 0,75 bis 0,80 V und verhindert Leistungsreduzierungen im Zusammenhang mit
Umschalten zwischen Ein-und Aus-Zuständen, obwohl es wurde
möglich, Leckageverluste zu trimmen.
Optische CMOS
Ein anderer Weg durch das Siliziumindustrie verfolgt ist,
vorstellen optischen Fähigkeiten auf die Silizium-IC. Um dies zu tun, in
eine wirtschaftlich sinnvolle Art und Weise, schrumpfen die Dimensionen
die Transistoren auf dem CMOS-Chip muss Hand in Hand gehen mit
die Einführung eines für den Anschluss an diese Faser
Gerät. Der Weg nach vorn, die am meisten Interesse auf sich gezogen hat, ist
dass der Silizium-Photonik: eine verlustarme Kieselsäure Wellenleiter verbindet
Modulatoren und Detektoren auf einem Siliziumplattform. Hiermit
Ansatz besteht das Potential für CMOS-Treiber koexistieren auf
die Plattform.
In den vergangenen 10 Jahren, IBM, die US-Regierung, VCs und andere
haben zwischen ihnen verbrachte mehr als $ 2000000000 zu versuchen, diese zu erfüllen
Vision, Optik in der CMOS-IC. Aber auch mit dieser
hohe Investitionen - und mehrere Start-ups später - Vereinigung
Photonik und Elektronik auf einem Chip ist nur ein Traum.
Mangelnde Fortschritte hat zu einem Konsens unter den Lieferanten geführt
der Optik, und den Chips, die sie fahren, dass die Wirtschaft
diktiert, Optik und Logik in verschiedenen Prozessen - je
optimiert für ihre eigene Funktion.
Trotz dieses Rückschlags ist die Silizium-Industrie setzt ihre
Suche nach einer Technologie, die auf der optischen Funktionen ermöglichen,
Chip. Dies wird als eine Alternative zu der CMOS-Technologie ist,
aber eine, die so ähnlich ist wie möglich ist. Eine solche Technologie
wird sich als notwendig, da Datenraten wandern zu 40 Gbit / s,
100 Gbit / s und 400 Gbit / s, Drehzahlen, die die Kosten machen
Verpackungs unüberschaubar. Eine weitere Voraussetzung ist, dass
die IC müssen optischen Emittern und Detektoren integrieren.
Versuche, eine solche Plattform, die diesen Übergang ermöglicht entwickeln
von CMOS-Optik sind im Gange, da niemand noch zu
behaupten Erfolg.
Schneidleistung, Steigerung der Geschwindigkeit
Um die Leistung und Geschwindigkeit mit Einschränkungen verbunden adressieren
Silizium-CMOS, müssen höhere Mobilität Materialien eingeführt werden
Für die n-und p-Kanälen. Elektronen und Löcher können dann zip
durch den Kanal schneller, wenn die Spannung aufrechterhalten wird, oder
Reisen auf ähnlich denen mit Silizium während verbundenen Geschwindigkeiten
bei einer niedrigeren Spannung betrieben - letzterer Betriebsart bricht die Stromzufuhr. Um mit diesen neuen Materialien auszustatten Schaltungen, die
Mainstream-Silizium-Industrie entwickelt Technologien hinzufügen
InGaAs-und SiGe-Kanäle, um Elektron und Loch Mobilität zu steigern,
jeweils.
Eine Option Pionier unabhängig von IMEC und IBM beinhaltet
das Wachstum von InGaAs in schmalen Gräben geätzt in der Silizium-
Substrat. Obwohl es einen hohen Gitterfehlanpassung, die große
Mehrheit der Versetzungen bilden, die an den Seitenwänden gefangen
bei der III-V-Silizium-Grenzfläche. Dies bedeutet, dass die Potential
für akzeptable Dichten an der Oberseite des Grabens. Jedoch
weil diese Gräben sind sehr klein, kann es sein, hohe Leck
Wegen entlang der Wände zwischen der Source und dem Drain.
Was mehr ist, gibt es eine sehr begrenzte Möglichkeit, variieren die
Dicke und Zusammensetzung der III-V-Schichten, die sein können,
in den Schützengräben eingebracht, während ihrer geringen Größe ist unpraktisch
zur Herstellung eines Lasers. So ist es nicht möglich, Hochleistungs kombinieren
InGaAs-FET-Kanäle mit High-Performance-
optischen Emittern.
Ein weiterer Nachteil dieses Ansatzes ist, dass die Abscheidung von
SiGe für die n-Typ-Kanal erfordert eine separate Kristallwachstum
Schritt. Mit zwei verketteten Wachstumsschritte zu machen, mit
ein ziemlich komplexer Prozess, der nicht gut für akzeptable Gutes
Erträge.
Ein alternativer Ansatz, der von IBM Pionier wurde, beginnt
mit dem Wachstum von III-V-Schichten auf einem Donorsubstrat. Die Bindung an
eine Oxidschicht überträgt diese hohe Mobilität Schichten zu einem Ziel
Siliziumsubstrat. Wenn der III-V-Schicht wird anschließend freigegeben
von dem Donor-Wafer, ein III-V-auf-Isolator-Struktur auf geschaffen
Silicium. Die Bildung von p-Typ-Transistoren, Ingenieure ermöglichen
wachsen eine 8 nm dicke Schicht aus SiGe auf 25 nm an Oxid vor der
Verbindungsschritt.
Auch hier wird die Herstellung von optischen Vorrichtungen auf ausgeschlossen
Anfang an. Das ist, weil in diesem Fall die Mehrschicht
Anforderungen einer Laserstruktur zu komplex für eine Donor
Substrat.
Es gibt auch Bedenken in Bezug auf akzeptable Erträge und Kosten.
Diese entstehen aufgrund der grundlegend unterschiedlichen chemischen Natur
von InGaAs-und SiGe, der die Radierung Sequenzen führen
und Wärmezyklen für die beiden Materialien inhärent
unvereinbar.
Aufbauend auf GaAs
Vor diesem Hintergrund POET Technologies of Toronto, ON,
und Storrs, CT, ist einen neuen Weg ein, der dazu führt,
Superior-ICs: Planar Optoelectronic Technology (POET).
Diese revolutionäre CMOS-IP freundliches Verfahren, das ermöglicht
p-Kanal und n-Kanal-Bauelemente monolithisch integrierbar
in einer III / V-Halbleiterumgebung, hat das Potenzial, völlig
ersetzt alle Silizium-basierten CMOS-Schaltungen.
Durch Drehen an InGaAs-Quantentöpfe mit Indium
Kanäle von 70 Prozent oder mehr, der Mobilität und der Kanalgeschwindigkeit
zu erhöhen und den Betrieb der Schaltung bei 0,3 V zu ermöglichen,
eine zehnfache Performance-Gewinn bei 80 Prozent geringeren Strom
im Vergleich zu einem Silizium-CMOS-IC.
Die Entwicklung dieser Technologie begann in den frühen 1990er Jahren
in den Labors der Universität von Connecticut. Seitdem sind mehr
als 18 Jahren auf die Entwicklung und Erprobung gewidmet
zahlreiche Komponenten der POET-Plattform. Im Jahr 2001 haben wir
bildete den Start, und wir haben derzeit 34 Patente, sowie
weitere 7 anhängig.
Unser Geschäftsmodell ist es, die III / V-Halbleiter Lizenz
Prozess-Technologie-IP für die Kunden und Foundry-Partnern
Entwürfen aktivieren und erzeugen analoge Geräte, umfassen, digitalen und optischen Funktionen auf demselben Chip für eine Vielzahl von
Märkte, einschließlich, aber nicht beschränkt auf, Hand Smartphones begrenzt
und Tablets, PCs, Server, Datenzentren, Industrie-und Militär
Anwendungen.
Mit unserer Technologie, die Inkompatibilität zwischen
Transistoren und die optischen Vorrichtungen verschwindet und es möglich ist,
hohe Mobilität Kanäle sowohl für den n-Typ und p-Typ zu bilden,
Transistoren. Aber um dies zu tun, müssen wir die Annahme in Frage
dass diese hochmobilen Materialien müssen auf eine eingeführt werden
Siliziumsubstrat.
In unserem Fall nutzen wir aus GaAs-Substrate. Dies sind
derzeit in Durchmessern bis zu 200 mm, und es ist
kein grundlegendes Hindernis für die Produktion von 300 mm
Mittel. Unsere bevorzugte Wachstumstechnik zur Abscheidung
III-V-Schichten auf dieser Grundlage ist MBE, und dies kann dazu angewendet werden,
Substrate dieser Größe.
Tier-1-Fabriken nutzen bereits diesen Ansatz, um Material auf hinterlegen
300-mm-Wafer, so dass die einzige Barriere zu einem Schalter des Substrats
Kosten. Die Unterschiede zwischen dem Preis von Silizium und GaAs
Substrate wie die Verbringung von letzteren steigen, und die Kosten schrumpfen
könnte durch Innovationen im Substrat reduziert werden
Release-Techniken. Beachten Sie, dass der Dichter Herstellungsprozess
wird die gleiche Menge von Gießerei Tools die Silicium
CMOS, so dass nur eine Rekonfiguration erforderlich ist.
Die Idee der Verwendung von GaAs anstatt Silizium zu digitalen machen
Schaltungen ist nicht neu. Während der NMOS-Ära, die die 1970er Jahre überspannt
und frühen 1980er Jahren, GaAsMESFET Technologie war ein Anwärter auf
Silizium-E / D-Logik-Anwendungen. Und später, bei der Entwicklung
CMOS wurde das GaAs-HEMT auch für Hochgeschwindigkeits als
Logikschaltungen.
Zwei grundlegende Mängel verhindert diese Geräte von GaAs
einen signifikanten Einfluss. Die erste ist, dass sowohl der MESFET
und der HEMT sind von Natur aus in der Regel auf (Depletion)-Geräte,
und obwohl der Schwellenwert geringfügig verschoben werden, um die
positiv ist, ist die Schaukel zu klein, um gut kontrolliert werden. Die zweite
ist, dass es nicht möglich ist, p-Kanal-MESFETs machen und
HEMTs, die die Konstruktion einer komplementären verhindert
Technik.
Unsere POET-Technologie wird von diesen Fragen nicht zurückgehalten werden.
In unserem Fall ist das p-Typ-Form des FET ein
natürlicher Bestandteil in der POET-Gerätefamilie. Obwohl die pFET und die nFET sind
als Verbesserungsvorrichtungen gewachsen sind, können sie zu transformierende
Verarmungsvorrichtungen mit einem geeigneten Implantats. Folglich wird die
komplementären Wechselrichter ist ebenso kompakt wie es gebaut ist, wenn
mit Silicium-CMOS-Technologie, kann aber mit einem kleineren Betrieb
Versorgungsspannung.
Alle Geräte in der POET Familie mit einem gebildete
Einzel Epitaxialwachstumsschritt, die Mehr quantumwell schafft
oder Mehrfachquantenpunkt-Schichten. Dies wird gefolgt von
eine umfassende Herstellungssequenz, die produziert
elektronischen und optischen Geräten gleichzeitig.
Elektronische Geräte sind als Bipolar-Transistoren, FETs und Thyristoren realisiert.
Für die HFETs werden Toren von hochschmelzenden Metallen gebildet, mit
die Mehrfachquantensenken zu den Kanälen des n-Typ
und p-Typ-Geräten und selbstausgerichtete Ionenimplantate Definition der
Source-und Drain-Bereiche. Wie MOSFETs haben die HFETs ein
Back-Gate-Kontakt, der das Substrat ist.
Das Gate-Metall des HFET bildet einen ohmschen Kontakt. Dies
beseitigt statische Leitung, weil die Gate-Eingang Logik
Schaukel ist immer unterhalb der Kniespannung des Eingangs gehalten
Diode. Im Gegensatz dazu sowohl die PNP-und NPN Bipolar-Transistoren sind in der
Form der bipolaren Inversion Kanal-Transistoren (BicFETs) mit
das feuerfeste ohmschen Kontakt zu verhalten als die Emitterklemme
die in der leitfähigen Region.
Währenddessen sind in der bipolaren Vorrichtungen, die Multiquantentopf
Kanäle funktionieren, wie Steuerelektroden, während die Kollektoren
sind Quantenwannenbereiche durch Ionenimplantation in Kontakt gebracht.
Schließlich nutzt der Thyristor beide HFETs und BicFETs. Dies
vier digitale Terminalvorrichtung eine hohe Beständigkeit Aus-Zustand und
geringen Widerstand auf-Staat, der es sinnvoll, im Synchron macht
Schaltungen und Speicheranwendungen.
Die gleiche Abfolge von Schritten erzeugt optische Geräte. Bildung
ein Quantum-Well-Laser aus der HFET Struktur, der Feuerfest
Emitter wird der Kanal in Kontakt gebracht und auch. Laserbetrieb
kann entweder p-oder n-Typ-Kontakten. Beachte, dass es auch
möglich, den Thyristor als Laser zu betreiben, wenn es eingeschaltet ist,
seinen leitenden Zustand.
Dank der Flexibilität der POET-Plattform können Laser sein
entweder in der Ebene LEDs oder VCSELs erzeugt. Um die Herstellung
Letztere Klasse der Einrichtung weist die Transistorstruktur zu gestalten,
innerhalb einer ganzen Zahl von halben Wellenlängen zu passen. Dies
Voraussetzung ist leichter zu erfüllen, wenn der Laser bei längeren Wellenlängen, wie sie etwa 1,5 &mgr; m. Für eine in der Ebene liegende
Laser, ist die bevorzugte Implementierung eine geschlossene Schleife Resonators.
Ausgabe in einem geraden Wellenleiter, die die Verluste hat gerichtet
, die durch neuartige Implantattechniken getrimmt werden.
Eine der Stärken dieser Konstruktion ist die große Flexibilität der
Resonator: Es kann aus einem großen Umfang, rechteckigen variiert werden
Design, das herkömmliche Wellenleiter bietet für erhöhte
Laserausgangsleistung auf einer kleinen kreisförmigen Umfang Resonator, der
auf Whispering-Gallery-Modus basierend (WGM) wellenleitende,
und liefert eine Ausgangsleistung stark reduziert. Diese Strukturen
sind ideal für optische Filter, Wellenlängenmultiplex
Operationen und langsame Lichtregelung.
Es ist auch möglich, um die Absorption Modulatoren, Detektoren zu bauen
und optische Verstärker aus der HFET-Struktur für die verwendete
Laser. Typischerweise werden diese in einem linearen Wellenleiter realisiert
Geometrie, weil ein Hohlraum ist nicht erforderlich (siehe Fig. 1).
Allerdings ist es wichtig, das Absorptionsprofil über die Steuer
angelegte Spannung, weil dadurch die Spannungssteuerung
Brechungsindex. Mit der POET-Plattform diese Anforderung
erfüllt, weil Injektion von Ladungen führt zu einer Blauverschiebung in der
Absorptionskante (siehe Abbildung 2).
Herkömmliche Verfahren
Wir produzieren unsere Geräte von MBE, die nur Abscheidungsprozess
Bereitstellung von Präzisions Doping, Dickenkontrolle und Laserqualität.
Diese besondere Epitaxie-Verfahren wird auch in seiner Fähigkeit unerreicht
selbstorganisierten Quantenpunkten zu realisieren. Um das Wachstum mal trimmen,
Wir verwenden verschiedene Ansätze, wie etwa die Abscheidung von oben
Spiegel.
Die Herstellungsverfahren, die wir verwenden, sind sehr ähnlich
solche mit Silizium-CMOS verbunden. Sowohl für n-Typ und
p-Typ-FETs, Sputtern bildet die feuerfesten Tore. Nach dem Ätzen
in der Nähe der Quantentröge, Ionenimplantation definiert die Quelle
und Drain-Gebiete und die Laser-Öffnungen für VCSEL Strom
Lenkung. Hochtemperatur-Glühen folgt, bevor Implantate
sind metallisiert und miteinander verbunden.
Zugabe der Metall können elektrische Geräte, sowie
ermöglicht Injektion und Extraktion von Ladungsträgern in einer Vielzahl von optischen
Wellenleitervorrichtungen, einschließlich Detektoren, Modulatoren, Verstärker
und Richtkopplern. Durch Ätzen der unteren Spiegel
trennt alle Geräte aus.
Als wir begannen, unsere Entwicklungsarbeit haben wir eine 1 um Tor
Größe, aber vor kurzem haben wir auf 100 nm skaliert. Gegenwärtig
nFETs mit einer effektiven Gate-Länge von 0,6 um und einer Grenz
Frequenz von 42 GHz.
Strukturen, die wir gemacht haben, gehören ein Wechselrichter (siehe Abbildung
3 für ein Beispiel). Dieses Gerät kann die ideale Verhalten aufweisen
für komplementäre Operation erforderlich (siehe Abbildung 4). Andere
Bemühungen von uns sind die Integration des Lasers und des Detektors an
bilden die Sende-und-Funktionen in einem vertikalen Hohlraum-Format erhalten
(Siehe Abbildung 5).
Unser Entwicklungsprogramm Stabilisierung der frei
Herstellung und Wachstumsplattform, und wir sind nun in der Lage
um eine vollständige Suite von optoelektronischen Bauelementen zu entwickeln. Wir können
jetzt fabrizieren Logikblöcke basierend auf cHFET Designs, während
gleichzeitig die Entwicklung optischer Eingang / Ausgangsblöcke, die
erfordern neue Punktgröße Wandler zu niedrige Einfügedämpfung zu realisieren
zu / von Fasern in einem günstigen Paket.
Weitere Skalierung unserer Geräteportfolio erforderlich ist. Das sollte
nicht als zu schwierig, wie auf unserer Vorarbeiten auf Logik
Geräte mit 100 nm Strukturgrößen, ist es klar, dass die unsere Geräte
wird auch skaliert auf 15 nm und 10 nm sogar - wie Silizium
jetzt tut.
Während Skalierung wichtig ist, ist es keineswegs unser einziges Ziel. Es
stellt sich heraus, dass die modulationsdotierte Schnittstelle ausgebildet unserer
-Technologie, die einen selbstsperr Kanal ist, ist ideal für die
Umsetzung des Einzelelektronentransistor. Diese Form der
Transistor kann Engineered Quantenpunkte an der Schnittstelle zuzugreifen,
die Quantenniveaus durch Spin differenziert haben. Es ist möglich,
dass diese Einzelelektronentransistoren könnte die Entwicklung zu unterstützen
von Quanten-Computing, mit der Elektronen-Spin-Bereitstellung
Quanten Variable auf Quanten-Computing Logikblöcke zu bilden.
So könnte unsere POET Technologie einen Chip Umfeld zu schaffen
für herkömmliche Logik und Optoelektronik, die der dient
Computer von heute, während eine Brücke zwischen der
Quanten-Computing-Funktion mit Qubits und der realen Welt der
klassische Logik mit binären Zahlen.
|
|
|
|
Post by holdriho on Jun 8, 2014 22:04:19 GMT 1
was mir noch in den Sinn gekommen ist, im letzten NR stand etwas von "sub 100nm". Die Betonung liegt also auf "unter" 100nm.
Wenn Dr Taylor jetzt von "wir haben die 100nm erreich und snd uns sicher, dass..." dann sind die 100nm m.M. nach keine Neuigkeit.
Vielmehr wird (von einem pot. Partner) von POET verlangt, dass man "sub" 100nm kommt und das ist eben offiziell noch nicht erreicht!
Ich denke vieles hängt von "100nm" und "sub 100nm" ab!!!
Mal so als "Euphorie-Bremse" ;-)
Sollte ich bei meinem Gedankengang völlig falsch liegen, dann sei mir das auch Recht ;-)
|
|
|
|
Post by Sunny3999 on Jun 9, 2014 6:06:43 GMT 1
Die über großen Teich denken es wird einen großen run geben und shorties werden gegrillt.....ich bin noch nicht so zuversichtlich, erst muß die Meldung kommen.....
Wenn die dann einschlägt sehen wir eventuell einen Katapultstart!
Vorher ist hier alles heiße Luft und Wunschdenken!
|
|
|
|
Post by Sunny3999 on Jun 9, 2014 6:13:08 GMT 1
Liebe "POET"ler ich habe mir erlaubt den Thread ganz nach oben zu verlegen, damit man gleich erkennt ob es neue Beiträge gibt und nicht erst ganz runter scrollen muß...hoffe es paßt für euch!
|
|
Deleted
Deleted Member
Posts: 0
|
Post by Deleted on Jun 9, 2014 6:17:22 GMT 1
Ich stimme Sunny absolut zu. Wir werden heute Morgen an den deutschen Börsen erstmal einen Run sehen, da sicherlich einige durch die Stimmung auf agoracom sich noch eindecken werden, bevor die NR kommt. Die Kaufstimmung ist durch die Foren erzeugt und da spricht ja auch nichts gegen. Allerdings darf man auch nicht vergessen, dass diese Stimmung enttäuscht werden kann, wenn keine NR kommt. Alles basiert momentan auf einem akademischen Artikel. Ich lese den absolut positiv, aber erstmal ist es eben keine NR. ...allerdings gilt auch, dass wenn die NR kommt es meiner Ansicht nach eine Kursexplosion geben wird. So oder so, der Tag wird spannend. Ich bin in der entspannt traurigen Situation, dass ich kein freies Geld habe, daher lege ich mich zurück, gucke auf mein mit Poet gefülltes Depot und schaue mir den heutigen Kursverlauf wie ein Fußballspiel an. Allen einen erfolgreichen Tag - vielleicht mit einem Pfingstwunder! ;-)
|
|
Deleted
Deleted Member
Posts: 0
|
Post by Deleted on Jun 9, 2014 7:46:04 GMT 1
Ja, Wahnsinn. 100K vor 9 Uhr an einem Pfingstmontag. Die Euphorie in den Foren bildet sich gerade im Kurs auf eine beeindruckende Weise ab. Zudem gab es am Freitagabend nach der technischen Analyse von canadabulls (http://www.canadabulls.com/SignalPage.aspx?lang=de&Ticker=PTK.V) ein bullisches Signal. Wie gesagt, der Tag wird spannend. Entweder baut sich gerade eine riesiges Blase auf oder, wenn die NR kommt, geht die Reise zum Mond los.
|
|
Deleted
Deleted Member
Posts: 0
|
Post by Deleted on Jun 9, 2014 7:47:15 GMT 1
ich freu mich wenn das hält, bis eröffnung kanada. egal ob news kommt oder nicht, halte das für irrelevant. wir sehen heute so oder so die +30% - und sei es nur weil viele shorties sich die finger verbrennen...
|
|
